JP10269169 A

COMPUTER SYSTEM AND BUS TRANSACTION CONTROLLING METHOD TOSHIBA CORP

Abstract:

PROBLEM TO BE SOLVED: To reduce the occurrence of wasteful bus access due to a retry in delayed transaction.

SOLUTION: A delayed time generating circuit 160, which estimates a time required to access a low speed ISA(industry standard architecture) device designated by transaction on a PCI(peripheral component interconnect) bus 2 and generates the estimated time as a delayed time value up to a retry is provided on a PCI-ISA bridge 15 that connects the bus 2 and an ISA bus 3. The delayed time value that is generated by the circuit 160 is notified to a PCI bus master at the time of retry response. After only the delayed time value passes, the PCI bus master retries transaction again.

COPYRIGHT: (C)1998,JPO&Japio

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-269169

(43)公開日 平成10年(1998)10月9日

(51) Int.C1.* 機別配号 G06F 13/36 310

G 0 6 F 13/36

FΙ

310E

審査請求 未請求 請求項の数9 OL (全 12 頁)

(21)出願番号	特膜平9-75183	(71) 出職人	000003078
			株式会社東芝
(22) 山脈日	平成9年(1997)3月27日		神奈川県川崎市幸区堀川町72番地
		(72) 帝明者	国重 伸治
		(10/)19/1	東京都青梅市末広町2丁目9番地 株式会
			社東芝青梅工場内
		(74)代理人	弁理士 鈴江 武彦 (外6名)
		i	
		1	


(54) 【発明の名称】 コンピュータシステムおよびパストランザクション制御方法

(57) 【要約】

イによる無駄なパスアクセスの発生を低減する。 【解決手段】PCIバス2とISAバス3を繋ぐPCI - ISAブリッジ15には、PCIバス2上のトランザ クションで指定された低速ISAデバイスのアクセスに 要する時間を予測し、その予測時間をリトライまでのデ ィレイドタイム値として生成するディレイドタイム生成 回路160が設けられている。ディレイドタイム生成回

【課題】ディレイドトランザクションにおいて、リトラ

路160で生成されたディレイドタイム値は、リトライ 応答時にPCIバスマスタに通知される。ディレイドタ イム値だけ経過した後、再びそのPCIバスマスタによ ってトランザクションがリトライされる。



【特許請求の範囲】

【請求項1】 第1および第2のバスと、これら第1および第2のバス間に接続され、前配第1および第2のバス間に接続され、前配第1および第2のバス間でトランザクションを相互に接達するブリッジ装置とを含むコンピュータシステムにおいて、

前記プリッジ装置は、

前距第1パス上のパスマスタデバイスから発行される前 配第2パス上のデバイスをターゲットとする第1トラン ザクションに応答して、その第1トランザッションを所 定の待ち時間軽適後にリトライさせるためのリトライ 要 求を前記パスマスタデバイスに返送して前記第1パスト ランザクションを終結させるり、ライを答案の

前記第1トランザクションに応答して、前配第2のバス 上のデバイスをアクセスするための第2トランザクショ ンを前配第2のバス上に発行して前記第2のバス上のデ バイスに対するアクセスを開始するデバイスアクセス手 段と、

このデバイスアクセス手段による前記第2のバス上のデ バイスに対するアクセスが完了するまでに要する時間を 予測する予測手段とを具備し、

前記リトライ応答手段は、

的記予與手段によって予測された時間経過後に前監第1 トランザクションがリトライされるように、前記りトラ イ要水を返送する時、前記リトライまでの毎ち時間とし て前記予測時間を前記パスマスタデバイスに指示する待 ち時間滑汗手段を含むことを特像とするコンピュータシ ステム

【請求項2】 前記第1パスには、トランザクションの 機類を示すコマンドおよび有効データが転送されるパイ ト位置を示すパイトレーン信号の転送に使用されるコマ ンド/パイトイネーブル信号検が定義されており、

前記待ち時間指示手段は、コマンド/パイトイネーブル 信号線を介して、前記予測時間を前記パスマスタデパイ スポ血対することを特徴とする請求項1記載のコンピュ ータシステム。

【請求項3】 前記待ち時間指示手段は、前記第1バス 上のバスマスタデバイスと前記プリッジ装置間に設けら れたサイドバンド信号線を介して、前記予測時間を前記 バスマスタデバイスに通知することを特徴とする請求項 1記載のコンピュータシステム。

【請求項4】 前記予測手段は、

前記第2のパス上のデバイスそれぞれについてそのデバ イスの単位データ転送幅およびその単位データ転送に要 するアクセス時間を示すテーブルと、

このデーブルを参照して前記第1トランザクションによって指定されたデバイスに始だっる様子一タ 転送幅と その単位データ転送に要するアクセス時間を検出 その検出結果と前記第1トランザクションで指定されたデータ 転送幅とに振ついて、前記第1トランザグションで が渡されたデイスに対するアクンス関始からその完了 までに要する総時間を前記予測時間として決定する手段 とを含むことを特徴とする請求項1記載のコンピュータ システム。

【請求項5】 前記予測手段は、

前記デバイスアクセス手段によって実行されるアクセス 動作の進行状況に基づいて前記総時間の値を減少するカ ウンタ手段をさらに具備し、

前配第1トランザクションによって指定されたデバイス に対応するアクセス動作中に前配第1トランザクション がリトライまたとき、前記が時時間指示量がよ。その 時の前記カウンタ手段のカウント値を前記アクセスに要 する時間として前記スマスタに指示することを特徴と する読水質 45歳のコンピューテシステム

【請求項6】 前配第1バスは、前記第2バスよりも高 速のデータ転送レートを有する高速バスであることを特 像とする請求項1記載のコンピュータシステム。

【請求項7】 第1および第2のバスを有するコンピュ ータシステムにおいて使用され、前配第1および第2の バス間でトランザクションを相互に伝達するブリッジ装 僕において、

前記第 1パス上のパスマスタデバイスから発行される前 記第 2パス上のデバイスをターゲットとする第 1トラン 弾クションに応答して、その第 1トランザクションに 定の待ち時間延延後にリトライさせるためのリトライ要 来を前部パスマスタデバイスに返送して前記第 1パスト ランザクションを終結させるりトライ応挙手段と、

前記第1トランザクションに応答して、前配第2のパス 上のデバイスをアクセスするための第2トランザクショ ンを前記第2のパス上に発行して前記第2のパス上のデ バイスに対するアクセスを開始するデバイスアクセス手 段と、

このデバイスアクセス手段による前配第2のバス上のデバイスに対するアクセスが完了するまでに要する時間を 予測する予測手段とを具備し、

前配リトライ応答手段は、

前記予測手段によって予測された時限経過後に前記第1 トランザクションがリトライされるように、前記リトラ マ要求を返送する時、前記リトライまでの特ち時間として前記予測時間を前記パスマスタデパイスに指示する特 ら時間指示手を含むことを特徴とするプリッジ装置。 【請求項8】 第1パスに接続され、その第1パスよのトランザクションに応答して1/〇デパイスを制御する 1/〇回前場所限において

前記第1パス上のパスマスタデルイスから発行される前 記1/0デパイスをターゲットとするトランザクション に応答して、そのトランザクションを所定の特も時間経 適後にリトライさせるためのリトライ要求を前記パスマ スタデパイスに返送して前記パストランザクションを終 結させるリトライ応答手段と、

前記トランザクションに応答して、前記I/Oデバイス

に対するアクセスを開始するデバイスアクセス手段と、 このデバイスアクセス手段による前記1/0デバイスに 対するアクセスが完了するまでに要する時間を予測する 予測手段とを具備し、

前記リトライ応答手段は、

前記予測手段によって予測された時間経過後に前記トラ ンザクションがリトライされるように、前記リトライ要 求を返送する時、前記リトライまでの待ち時間として前 配予測時間を前記バスマスタデバイスに指示する待ち時 間指示手段を含むことを特徴とする I/O劇郷装置。

【精沖項9】 第1および第2のパスと、これら第1および第2のパス間に接続され、前配第1および第2のパス間に接続され、前配第1および第2のパスでのサウションを相互に伝達するフリッジ装置とを有し、前記第1パス上のパスマスタデバイスから発行される前記第2パス上のデバイスをラーケットとするが1トランザクションに応答して、前記前記第2パス上のデバイスをアクセスするための第2トランザクションが前記第2パス上で実行されるコンピュータシステムにおいて使用されるパストランザクション制飾方法であって、

前配第1パス上のパスマスタデバイスから発行される前 配第2パス上のデパイスをターゲットとする第1トラン ザクションに応答して、その第1トランザクションで指 定されたデパイスに対するアクセスに要する時間を予測

その予測時間を前記第1トランザクションをリトライするまでの待ち時間として前記パスマスタに通知して、前記第1パストランザクションを終結させ、

前記予測時間経過後に前記第1トランザクションをリト ライさせることを特徴とするパストランザクション制御 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はコンピュータシス テムおよびパストランザクション制御方法に関し、特に 2 つのバス間を繋ぐプリッジ装置を有するコンピュータ システムおよびそのコンピュータシステムで使用される パストランザクション制御方形に関する。

[0002]

【雑来の技術】 従来、パーソナルコンピュータに使用さ れるシステムパスとしては、ISA (Industry Standard Architecture) パス やEISA (Extended ISA) パスが主流で あった。最近では、データ転送速度の高速化や、プロセ サポに依存しないシステムアーチクチの構築の に、PCI (Peripheral Componen t Interconnect) パスが採用され始めて いる。

【0003】PCIバスにおいては、全てのデータ転送はプロック転送を基本としており、これら各プロック転

送はバースト転送を用いて実現されている。これにより、PCIパスでは、最大133Mパト沙 (データ) パスが32ピット幅の時)のデータ転送レートを実現できる。したがって、PCIパスを採用すると、1/Oデバイスとの間のデータ転送などを高速に行うことが可能となり、システル性能を高めることができる。

【0004】また、PCIバスを採用したシステムでは、バス関を接続するプリッジ装置が設けられている。 プリッジ装置としては、CPUのプロセッサバスとPCIバス間を接続するRCIーPCIプリッジ、PCIバス間を接続するPCIーFCIプリッジなどがある。

[0005] これらブリッジ速度によって隔てられた2つのパスが同時に別々のデータ航送を行うというコンカレント処理を行うための仕組みを実現することにより、より高いシステムスループットを得ることが可能となる。特に、PCIパスとそれよりも低速のISAパス間のコンカレント処理を行うことは重要である。そこで、PCIパス仕様においては、ディレイドトランザクションと称するメカニズムが提供されている。以下、図8を参照してそのディレイドトランザクションの仕組みについて表明する。

【0006】図8 (a) は、ディレイドトランザクションを便用しない端密のトランザクションの一例であり、 PC Iパス上のパスマスタ AがPC I - I S A プリッジ を介して I S A パス上の低速デバイスにアクセスする場合の個子を示している。ここで、図中、A はPC I パス上のトランザクションの開始を示し、T はPC I パス上のトランザクションの正常株子を示している。

【0007】PCIパス上のパスマスタAは、ISAパス上の低速デパイスに対するアクセスが終了するまでPCIパスを専し続ける。ISAパス上の低速デパイスに対するアクセスが終了するまでの比較的長い期間、PCIパス上の他のマスタBはPCIパスを使用することができない。これは、システムの性能低下を引き起こす 原因となる。

【0008】図8(b)は、ディレイドトランザクションを利用してPCIパスとISAパス上で同時に異なる データ転送が行われる様子を示している。図中、RはPCIパス上のトランザクションのリトライ終了を示している。

【0009】すなわち、PCIバス上のバスマスタAが ISAバス上の低速デバイスをアクセスするためのトラ ンザラションを発行する、PCI-ISAプリッジ は、プロントエンド (PCIバス) 側の処理としてPC Iバス上のトランザクションに対してリトライ広等し、 同時に、バックエンド (ISAバス) 側ではPCIバス からのトランザクションをISAバス上に展開する。PCIバス上のパママスタAは、PCI-ISAブリッジ からリトライだ客を受け取ると、現在のバストランザクションを終結してPCIバスを一旦開放し、そして、る時間(ディレイドタイム)経過後、リトライ終了されたトランザクションを再度発行する。この間、PCIバスマスタBはPCIバスを使用するこかができる。

【0010】 したがって、PCIパスマスタBによるPCIパスアクセスとPCIパスマスタAによるISAパス上のアクセスがコンカレント動作されることになる。このようなディレイドトランザクションを行うことにより、通常のトランザクションよりもPCIパスの使用効率を向上をすることができる。

【0011】しかし、従来では、トランザクションをリトライオるまでの待ち時間であるディレイドタイムの値はシステムで関定的に決められているため、ISAバス上のアクセスが終了する前にバスマスタAによってトランザクションがリトライされる場合がある。この場合なるに、そのトランザクションに対しても再びリトライと答が返され、そのトランサクションに対しても再びリトライとながあった。特に、PCIバス上の32ビットアクセスをISAバス上の連続した4回の8ビットアプセスとよる。特に、ISAバス上のアクセスが送了する書台には、ISAバス上のアクセスが送了するまでに多くの時間を要するよめ、リトライによる無駄なPCIバスアクセスが発されることになる。

[0012]

【発明が解決しようとする課題】上途したように、従来 では、トランザクションをリトライするまでの持ち時間 であるディレイドタイムの値がシステムで固定的に決め られており、これが原因で、リトライによる無駄なPC 「バスアクセスが発生されるという問題がある。

[0013] この発明はこのような点に鑑みてなされた ものであり、トランザクションをリトライオもまでの待 ち時間であるディイイドタイムの値をデバイスアクセス に要する時間に応じて動的に配定できるようにし、リト ライによる無数なパスアクセスの発生を低減することが 可能なコンピュータシステムおよびパストランザクショ ン制動方法を提供することを目のとする。

[0014]

【裏題を解決するための手段】この発明は、第 1および 第 2 のパスと、これら第 1 および第 2 のパス間に接続さ れ、前記第 1 および第 2 のパス間でトランザクションを 相互に高達するブリッジ報度とを含むコンピュータシス テムにおいて、前記第 1 パステムにが、前記第 2 パストの パスマスタデパイスから発行される前記第 2 パストの パスマスタデパイスから発行される前記第 2 パストの ピレ、その第 1 トランザクションを好る物も 後にリトライさせるためのリトライ要求を前記パスマス タデパイスに変越して前記第 1 パストランザクションな 終結させるリトライ応挙手段を、前記第 1 トランザクション コンに応答して、前記第2のパス上のデバイスをアクセスするための第2トランザクションを前記第2のパス上 定発して前記第2のパス上のデバイスに対するアクセスを開始するデバイスアクセス手段と、このデバイスア クセスが正力を設定した。カ記第2のパス上のデバイスに対する アクセスが正力を表すた時間を予例である。 段とを具備し、前記りトライ応答手段は、前記予測手段 によって予測された時間能差後に前記第1トランザクシ コンがリトライされるように、前記リトラセを返送 する時、前記リトライまでの行ち時間として前記予測時 関を前記パスマスタデバイスに指示する待ち時間指示手 段を含むことを特徴とする。

【0015】このコンピュータシステムにおいては、第 1パス上のパスマスタデバイスから第フパス上のデバイス スをラーゲットとする第1トランザクションが終りた ると、プリッジ接触は、その第1トランザクションがより とてリトライ応答を返すとまは、第2パス上のデバイス をアクセスするための第2トランザラションを削削す る。リトライ応等時には、プリッジ接触は、第2トラン ザクションの形工をに要する場所を予測手段によって 予測し、その予測時間を、リトライまでの時も時間とし にパスマスタデバイスに指示する。これにより、予測時 間軽適能に第1トランザクションがリトライされるよう になり、リトライによる機能なパスアクセスの発生を低 続することが可能となる。

【0016】また、好ましくは、特ち時間指示手限は、 第1/パに定義されたコマンド/バイトイネーブル信勢 終を介して、航空売削時間をイスタラゲバイとはネーブル信号 対することを特徴とする。コマンド/バイトイネーブル信号 身線は、本来、トランザクションを開始したパスマスタ 今線は、古来、トランザクションを開始したパスマスタ 今によってのみ駆動されるものであるが、その駆動は、造 常、ターゲットデバイスによるリトライ応等が広される 高に終すされる。したがって、プリッジ設度がリッジ 応答する時にはそのコマンド/バイトイネーブル信号線 は既に非使用状態であるので、このコマンド/バイトイ ネーブル信号線を用があることにより、専用の信号線を使 用することなぐそ初時間をパスマスタデバイスに通知す ることができることなくそ初時間をパスマスタデバイスに通知す ることができることができることができることができることができることができる

100171また、好ましくは、待ち時間指示手段は、 第1 バストロパスマスタデバイスとブリッジ装置間に設 けられたサイドバンド信号報金グして、予趣時間にな マスタデバイスに満知することを特徴とする。このよう なサイドベンド信号線を利用することとにより、第1 バス 上のトランザラションプロトコルを同等変更することな く、予期時間をパスマスタデバイスに満知することができる。

【0018】また、予測手段には、第2のバストのデバイスそれぞれについてそのデバイスの単位データ転送幅 とその単位データ転送に要するアクセス時間とを示すテーブルを設け、前記デーブルを参照して第1トランザク ションによって指定されたデバイスに対応する単位データ転送機とや助性でデータ転送機とと乗するアクセス時間を 検出し、その検出結果と前記トランザクションで指定されたデータ転送機とに基づいて、前記トランザクションで で指定されたデータ転送機とに基づいて、前記トランザクション で指定されたデースイスに対するアクセス関係からそので 了までに要する総時間を前記予制時間として決定することが好ましい。これにより、例えば、第1トランザクションで指定されたデータ転送解が32ピットで、アクセス対象のデバイスが8ピットデバイスである場合には、 その8ピット転送に有する時間の4倍が予測時間として 決定される。したがって、パスマスタからのトランザク ションの種類とターゲットデバイスの種類との関係に従 で工正確なアクスは時間を予測することができている関係に従

[0019]また、より好ましくは、前窓戸棚平段は、前窓戸棚平段は、前窓戸棚平段は、前窓戸棚平段は大スアクセス手段によって実行されるアクセス 動作の進行状況に基づいて前窓総時間の債を検かするカウンタ事項をさらに備えることを特徴とする。これにより、第1トランザカションによって前定されたデバイスに対応するアセ本動作中に前窓はトランザクンがリトライされたとき、前窓待ち時間提示手段は、その時の前記カウンタ手段のカウント値を前記アウセスに要する時間として前窓パスマスタに指示することが可能となる。 「00で101」であります。

【発明の実施の形態】以下、図面を参順してこの発明の 実施形態を説明する。図1には、この発明の一実施形態 に係わるコンピュータシステムの構成が示されている。 このコンピュータシステムは、ノートプックタイプまた にラップトックタイプのボージがルベーンナルコンピュ ータであり、そのシステムボード上には3種類のバス、 つまりプロセッサバス1、内部PCIバス2、および内 部 IS Aバベ3 が配設されており、またこのボータブル バーソナルコンピュータ本体のDSコネクタに接続可能 なドッキングステーション (拡張ユニット) 内には、外 BPC1/ベス4と外部ISAバス5が配設されている。 [0021]システムボード上には、CPU11、ホス レグPC1/ビルジ技術19、システムメエリ、9、

【0021】システムボード上には、CPU11、ホスト/PC1ブリッジ装置 12、システムメモリ13、各種PC1マスターデバイス14、内部PC1・13、各種PC1マスターデバイス14、内部PC1・13、トロリッジ装置 16、PCアードコントローラ 17、拡張 1/0デコーダ18などが設けられている。また、ドッキングステーション内には、DSーPC1/ISAブリッジ装置 20、PC1拡張カードを装着できるPC1拡張スロット41、42、15 A拡張ナードを装着できる15 A拡張スロット51、5 2が設けられている。

【0022】CPU11は、例えば、米インテル社によって製造販売されているマイクロプロセッサ "Pentium" などによって実現されている。このCPU11

の入出力ピンに直結されているプロセッサバス 1 は、6 4 ビット幅のデータバスを有している。

【0023】メインメモリ13は、オペレーティングシ ステム、デバイスドライバ、実行対象のアプリケーショ ンプログラム、および処理データなどを絡動するメモリ デバイスであり、複数のDRAMによって構成されてい る。このメインメモリ13は、32ピット幅または64 ピット幅のデータバスを有する専用のメモリバスを介し でホストーPCIブリッジ装置12に接続されている。 メモリバスのデータがスとしてはプロセッサバス1のデ ータバスを利用することもできる。この場合、メモリバ スは、アドレスパスと各種メモリ制御信号線とから構成 なれる。

【0024】ホスト/PCIプリッジ装置12は、プロセッサバス1と内部PCIパス2との間を繋でプリンとSIであり、内部PCIパス2との間を繋でプリっとして機能する。このホスト/PCIプリッジ装置12・「クライス1との間で、データおよびアドレスを含むパスサイクルを及方向で変換する機能、およびメモリバスを介してシステムメモリ1るをアクセス制御する機能などを有している。このホスト/PCIプリッジ装置12内には、プロセッサバス1と内部PCIパス2のパスサイクルの同期化のためのパッファが設けられている。

【0025】内部PCIバス2はクロック両期型の入出 力パスであり、内部PCIバス2上の全てのサイクルは PCIバスタロックに同別して行なわれる。PCIバス クロックの周波数は最大33MHzである。内部PCI バス2は、時分割的に使用されるアドレス/データバス を有している。このアドレス/データバスは、32ビット幅である。

【0026】PCIバス2上のデータ転送サイクルは、 アドレスフェーズとそれは後継する1以上のデータフェ 不どから構成される。アドレスフェーズにおいて ドレス、および転送タイプが指定され、データフェーズ ではおビット、16ビット、24ビットまたは32ビットのデータが出力される。

【0027】PCIマスターディイス14は、ホスト/ PCIブリッジ装置12と同様にPCIバス2のバスマ スタの1つであり、イニシエークまたはターゲットとして動作する。このPCIマスターデバイス14として実現されるデバイスは、例えばグラフィクスコントローラなどである。

[0028] 内部PCI-ISAプリッジ装置ISは、 内部PCIバス2と内部ISAバス3には、BIOS ROM31、リアルタイムクロック(RTC)32、キーボードコントローラ(KBC)33、HDD34、I 〇ポートコントローラ35などが接続されている。 [0029] 内部PCI-ISAプリッジ装置ISに は、PC1バスアーピタ (PBA) 151、PC1イン ダフェース (PC1 1/F) 152、内部デコーダ1 53、15Aインターフェース (15A 1/F) 15 4、割り込みコントローラ (P1C) 155、DMAコ ントローラ (DMAC) 156、システムタイマ (P1 ア) 157、SM 第全ロジック158、コンフイン ーションレジスタ群 (CONFIG. REG) 159、 およびティレイドタイム生成回路160などが内臓され でいる。

【0030】PCIバスアービタ(PBA) 151は、 内部PCIバス2に結合される全てのパスマスタ間でP CIバス2の使用権の調停を行う。この調停には、バス マスタデバイス毎に1ペアずつ割り当てられる内部PC Iバス2上の信号線(バスリクエス,信号REQ非線、 グラント信号CNT#線)が用いられる。

[0031] バスリクエスト信号REQ申は、それに対応するデバイスが内部PCIパス2の使用を要求していることをPCIパスアービタ (PBA) 151に通知するための信号である。グラント信号GNT申は、パスリクエスト信号REQ単を発行したデバイスに、パス使用を許可ることを通知する信号である。

【0032】PCIバスアービタ(PBA) 151には、内部PCIバス2上の全てのバスリクエスト信号R EQ#練およびグラント信号GNT#線が接続されており、バス使用権の関係はそのPCIバスアービタ(PBA) 151によって集中的に制御される。

[0033] PCIインタフェース IS 2は、内部PC I/ベス15 2との間でアドレス、データ、コマンド、および機ステークス信号の使受を行なう。ステータス信号にはアバイスセクト信号(DEVSEL#) 6含まれており、PCIインタフェース15 2は、内部デコーダ16 3によってISAデバイスに対するアラセスが検出された時、DEVSEL#をアクティブにして、PCIバストランザクションに応答する。DEVSEL# に、PCI-ISAプリンジ15がPCIバスと上で実行されたトランザクションを開始したイニシエータに添加するための信号である。

【9034】また、PCIインタフェース152は、前 述のディレイドトランザクションのためのリトライ応答 をPCIパスマスタに返送する機能を有している。この リトライ広答は、PCIパス2上に定義されたターゲットレディー信号(TRDY #)およびストップ信号(5 行り申)を用いて行われる。すなわち、リトライ広答 時は、TRDY申がデアサートされ、STOP申がアサートされる。これにより、PCIパスマスタによる現在 い月ラッザクションが一旦終めされ、所定の時間軽過後 に再び同一トランザクションがリトライされる。また、 PCIインタフェース152は、リトライきれる。また、 PCIインタフェース152は、リトライきな音解に、リ ライまでの特別で影響がディレイドタイム機をPC 1パスマスタに通知する機能を有する。この通知には、 PC1パス2上に定義されたコマンド/パイトイネーブル信号(C/BE#[3:0])が利用される。

【0035】すなわち、コマンド/バイトイネーブル信号は、アドレスフェーズにおいてはトランザクションタイプ(リード、ライト、1/Oアクセスサイクシュンタイプ(リード、ライト、1/Oアクセスサイクル、メモリアウセスサイクルなど)を示し、データフェーズにおいてはデータ転送に使用する方がベイト位置を示した。このは、ファンボノバイトイネーブル信号はシーゲットがトランザジションターンデンタンタンザンションターがイト位置を認識した後は末使用となる。このため、末実施形態では、リトライル等等にはコマンド/バイトイネーブル信号は、リトライル等等に大きな手に対して、マース・イース・アル信号を、PCIーISAブリッジ装置し5からPCIバスマスタへのディレイタイム値の適知に利用している。

【0036】内部プコーダ153は、PCI-ISAプリッジ15内離のデバイス(割り込みコントローラ155、DMAコントローラ156、システムタイマ157、SMI発生ロジック158、コンフィグレーションレジスタ群159)、および内部15Aパス3上のデバイス(BIOS ROM31、リアルタイムクロック32、キーボードコントローラ33、HDD34、I/のボートコントローラ35など)それぞれを選択するためのアドレスデコードを行なう。内部デコーグ153によってデコードされるのは、PCIパス2上に出力される1/Oアドレス、メモリアドレス、コンフィグレーションアドレスである。

【0037】 ISAインターフェース 154 は、内部 ISAバス3上のメモリおよび I/Oをアクセスするため の ISAバス4クルを実行する。コンフィグレーション・ジスタ群 159 は、コンフィグレーションサイクル でリード/ライト可能なレジスタ群であり、ここには内 略デコーダ 153 などを制御するための割御情報が例えばシステムパワーオン時にセットされる。

[0038] ディレイドタイム生成回路 160は、リトライ料でされたP C 1パス2 とか・ランサクションが再度実行されるまでの持ち時間 (ディレイドタイム) を動的に設定するために使用されるものであり、P C 1パスと上のトランザクションで構造された 15 A デバイスに対するファセスが完了するまでに要する時間を予測し、その予測時間をディレイドタイム値として生成する。このディレイドタイム値は、リトライ応答時にP C 1パス2 とのパスマスタに動きわる。

【0039】PCI-DSブリッジ装置16は、内部PCIバス2と、DSコネクを介してコンピュータ本体 からドッキングステーションに導出されるドッキングバ ス6とを繋ぐブリッジLSIであり、バスサイクルを双 方向で伝達する。ドッキングバス6はPCIバス相当の信号線能を含む一種のPCIバスである。

【0040】ドッキングバス6はPCI-DSブリッジ 装置16のセカンダリーPCIバスであり、内部PCI バス2はPCI-DSプリッジ装置16のプライマリー PCIバスである。このPCI-DSブリッジ装置16 内には、内部PCIバス2とドッキングバスとのバスサ イクルの同期化のためのバッファなどが内蔵されてい る。また、PCI-DSブリッジ装置16は、ドッキン グステーションとコンピュータ本体とのホットドッキン グ/ホットアンドッキング時に内部PCIバス2とドッ キングパス6との間を分離するための機構としても利用 されており、このPCI-DSプリッジ装置16によっ て活線挿抜による不具合の発生を防止する事ができる。 【0041】PCカードコントローラ17は、PCIバ スマスタの1つであり、PCMCIA/Cardバス仕 様のカードスロット61、62に装着されるPCカード を制御する。

【0042】DS-PCI/ISAブリッジ装置20 は、DSコネクタを介してコンピュータ本体からドッキ ググステーションに増出されるドッキングパスもと外部 PCIパス4および外部ISAパス5とを繋ぐブリッジ LSIである。このDS-PCI/ISAブリッジ装置 20は、PCカードコントローラ17などと同じくPC Iパスマスタの1つである。

【0043】DS-PC1/ISAブリッジ機置20比 は、外部PC1ペスブリッジ (EPBB; Extern al PC1 Bus Bridge) 201、外部I SAバスブリッジ (E1BB; External I SAバスブリッジ (E1BB; External I TOTAL (E1BB) External I スアーピタ (LBA; Local Bus Arbit er) 203が設けられている。LBA203は、外部 PC1パスa LのPC1 拡張カードからのバス使用要求 と、外部ISAバス5上のISA拡張カードからのバス 使用要求とを開除する。

【0044】次に、図2万室図4を参照して、ディレイドタイム生成回路160を使用して行われる未業施形態のディレイドトランザクションについて説明する。
図1のシステムの中からディレイドトランザクションに使用される要素に登出して示したものであり、アヒーバインスタとして動作するホストーPCープリッジ12およびPC1マスタ14にはそれぞれリトライウエイトカウンタ121、141所扱けられている。これらをリトライウェイトカウンタ121、141所扱けられている。これらなりようでエイトカウンタ121、141所数である。これには、アビーバースターストカウンタインのものが関連される。それのディレイドタイムの優が初期度される。それのディレイドタイムの優が初期度される。それのディレイドカータインの機能が開発される。それ、カウンダ値がぜっになった時に、トランザグションリトブの影響と

3

【0045】図3は、ホスト−PC 1ブリッジ12 (マスタA) が I S Aバス3上のデバイスをターゲットとするトランザクションを開始した場合におけるディレイドトランザクション全体のタイミングチャートであり、また図4はそのともの PC 1バスオイクルを示している。 【0046】なお、図3において、AはPC I バス上のトランザクションの開始を示し、Titp C I バス上のトランザクションのご解析であった。 している。また、R して I バス上のトランザクションの影解すで示している。また、R は PC I バス上のトランザクションの影響すで示している。また、R で

【0047】以下、これら図3および図4を参照して、本実施影態のディレイドトランザクションの動作について具体的に設明する。ホストーPCIプリッシ12つまりパスマスタAは、図4に示されているように、PCIパス2上のフレーム信号(FRAME #1)、アドレス(AD[31:0])、コマンド/バイトイーブル信号(C/BE[3:0])・ファンド/バイトイーブル信号(C/BE[3:0])・ファンド/バイトイーブル信号(C/BE[3:0])・ をドライプすることにより、ISAバス3上の低速デバイスをアクセスコもことにより、ISAバス3上の低速デバイスをアクセスコものトランザラション(アウェス1)を開始する。PCIーISAプリッジ15は、そのトランザラションで指定されたターグットが自身の下のISAバス3上のデバイスあることを認識すると、DEVSEL#をプリードカ。ホストーPCIプリッジ12は、DEVSEL#をサンプリングすると同時に、C/BE[3:0]#のドライブを止める。

【0048】PCI-ISAプリッジ15は、PCIバス2上のトランザクションで指定されたデバイスに対するアクセスが完了するまでに要する時間をターゲットデバイスの種類とトランザクションの種質とに基づいてヴィレイドタイム生成回路160によって予測する。そして、プロントエンド(PCIバス)側の処理としてPCIバス2とかトランザクションに対してリトライ広答すの時に、コマンド/バイトイネーブル信号C/BE [3:0] #をドライブして、予測によって得られた時間をリトライまでのディレイドタイム (アイレイドタイム)としてホストーPCIブリッジ12に加する。このリトライだ答と同時に、PCI-ISAブリッジ15、バックエンド(ISAバス)側の処理としてPCIバス2からのトランザクションをISAバス2上に

【0049】ホストーPCIプリッジ12は、PCI-ISAプリッジ15からリトライ応等を受け取ると、デレイタイムをリトライウエイトカウンタ124にセットした後、現在のバストランザクションを終結してPCIバス2を一旦開放する。そして、リトライかウエイトカンタ124のカウンタ権がゼロになると、PCIバススク使用権を獲得した後に、リトライ終すされたトランザクコンを再発発行する。この間、PCIバススタ B (PCIマスタ14) は図3に示されているとうにP

開して、ISAデバイスのアクセスを開始する。

C I バス2を使用することができる。また、ホストーP C I ブリッジ12からトランザクションが再発行された ときには、既に I S A バス3 E ルラディイスに対するアク セスは完了しているので、図3に示されているようにそ のトランザクションはリトライきれずに正常終了され ス

【0050】於に、図5を参照して、PCI-ISAブリッジ15に設けられているディレイドタイム生成回路 16 0周辺のルードウェア解説について設明する。図5 に示されているように、PCI-ISAブリッジ15には、前述のPCIインターフェース152、デコーダ15、154人ンターフェース154、ディレイドタイム生成回路 16 0に加え、ISAバスシーケンサ301、およびディレイドタイムテーブル302が設けられている。

【0051】 ISAパスシーケンサ301は、デコーダ 153からのデコード結果で与えられるアクセス対象デ パイスのアドレス、データ転送タイプ (リード/ライ ト)、データ転送幅に基づいて、ISAインターフェー スによって実行されるパスサイクルを制御するものであ り、そのバスサイクルの進行状況を管理している。 【0052】ディレイドタイムテーブル302には、1 SAバス3上のデバイスそれぞれについてのそのデバイ スの種類 (8 ビットデバイス、16 ビットデバイス) お よびそのデバイスに対する1回のバスサイクルに要する アクセス時間が登録されている。このディレイドタイム テーブル302は、デコーダ153からのデコード結果 で与えられるアクセス対象デバイスのアドレスをインデ ックスとして検索され、アクセス対象のデバイスの種類 とそのアクセス時間がディレイドタイム生成回路160 に入力される。また、ディレイドタイム生成回路160 には、デコーダ153からデータ転送幅も入力され。デ イレイドタイム生成回路160は、これら入力値に基づ いて、PCIバスマスタによって指定されたトランザク ションに対応するISAサイクルの実行に要する総時間 を予測する。例えば、PCIパスマスタからのトランザ クションで指定されたデータ転送幅が32ビットで、ア クセス対象のデバイスが8ビットデバイスである場合に は、その8ビット転送に有する時間の4倍が予測時間と して決定される。したがって、バスマスタからのトラン ザクションの種類とターゲットデバイスの種類との関係 に従って正確なアクセス時間を予測することができる。 【0053】また、ディレイドタイム生成回路160に は、予測によって得られたアクセス時間を、ISAパス シーケンサ301から与えられる現在のISAサイクル の進行状況に基づいてデクリメントするカウンタが設け られており、そのカウンタ値がディレイドタイムとして PCIバスマスタに通知される。この構成により、例え ば、ISAバスサイクルが完了する前にトランザクショ ンがリトライされたときは、その時のカウント値、つま

り I S A バスサイクルが完了するまでの残り時間をディ レイドタイムとして P C I バスマスタに指示することが できる。よって、アクセス動作の進行状況に基づいてリ トライまでの待ち時間を動的に変更することが可能とな る。

【0054】図6には、同一トランザクションに対する リトライ応答でディレイドタイムが動的に変更されてい く様子が示されている。すなわち、PCIバスマスタA が低速ISAデバイスをアクセスするためのトランザク ションを発行すると、リトライ応答時にディレイドタイ ム値 "0020h" が通知される。PCIバスマスタA のリトライウエイトカウンタの値が"0000h"にな ると、PCIバスマスタAはPCIバス2の使用権を得 た後に再度トランザクションを発行する。このとき、I SAデバイスに対するアクセスは進行しているため、そ のトランザクションに対するリトライ広答では、ディレ イドタイム値"0008h"が通知される。この後、P CIバスマスタAのリトライウエイトカウンタの値が "0000h" になると、PCIバスマスタAはPCI バス2の使用権を得た後に再度トランザクションを発行 し、今度は、そのトランザクションが正常終了される。 ここでは、運悪く無駄なリトライサイクルが1回発生し たトランザクション状況を示しているが、この場合で も、2度目のリトライまでの待ち時間の値を小さくする ことができる。

【0055】図7には、コマンド/パイトイネーブル信 号線ではなく、サイドバンド信号線を用いてディレイド タイムを通知する場合の構成例が示されている。図7に 示されているように、ホストーPCIブリッジ12およ UPCIマスタ14とPCI-ISAプリッジ15間に はサイドパンド信号線100が設けられている。このサ イドパンド信号線100は、PCI仕様において定めら れたパス以外の他の専用の信号線であり、PCI仕様に おいてはこのサイドパインド信号を独自のバス制御の実 現のために用いることが許されている。リトライ応答時 に、このサイドパンド信号線100を介してディレイド タイム値をリトライ応答対象のパスマスタに通知するこ とにより、PCI仕様で定義されたコマンド/パイトイ ネーブル信号のプロトコルを何等変えることなく、本実 旅形態のダイナミックディレイドトランザクションを実 現できる。

【0056】なお、以上の説明では、PCIバスマスタ がPCIーISAグリジ15を経由してISAデバイ スをアクセスする場合を例にとって説明したが、PO イルで答称にアクセス時間を予測してそれをディレイドタ イムとして通知するという太実施形態のタイナミックギ レイドトランザションのためが出却が、PCIー PCIブリッジや、各種1/Oデバイスを制御するため にPCIバスに接触された1/Oコントローラなどに適 用することもできる。

[0057]

【発明の効果】以上説明したように、この発明によれ ば、トランザクションをリトライするまでの待ち時間で あるディレイトタイムの値をデイスアクセスに要する 時間に応じて動的に設定できるようになり、リトライに よる無数なパスアクセスの発生を低減することが可能と なる。

【図面の簡単な説明】

すタイミングチャート.

【図1】この発明の一実施形態に係るコンピュータシス テム全体の構成を示すプロック図。

【図2】同実施形態のコンピュータシステムに適用されるダイナミックディレイドトランザクションの仕組みを

説明するための図。 【図3】同実施形態のコンピュータシステムに適用されるダイナミックディレイドトランザクションの動作を示

【図4】同実施形態のコンピュータシステムに適用されるダイナミックディレイドトランザクションで使用されるPCIパスサイクルを示すタイミングチャート。

【図5】同実施形態のコンピュータシステムに設けられたPCI-ISAプリッジの構成を示すブロック図。


【図6】図5のPCI-ISAプリッジを使用した場合 におけるダイナミックディレイドトランザクションの動作を示すタイミングチャート


【図7】同実施形態のコンピュータシステムにおいてサ イドバンド信号線を用いてディレイドタイムを通知する 場合の構成例を示すプロック図。

【図8】従来の典型的なディレイドトランザクションを 説明するための図。 【符号の説明】

1...プロセッサバス、2...内部PCI/Iス、4...外部PCI/Iス、6...ドッキングバス、1...CPU、15... PCI-ISAプリッジ、16...PCI-ISSプリッジ 16、20...DS-PCI/ISAプリッジ、201... 外部PCI/ISAプリッジ(PBB)、121、141 ...リトライウエイトカウンタ、160...ディレイドタイ ム生成回路、301...ISAバスシーケンサ、302... ディレイドタイムテーブル。


[図1]






- ◎ マスタAのPCIバスアクセス
- □ マスタBのPCIバスアクセス
 - A PCIバストのアクセス開始
 - T PCIバス上のアクセスの正常終了
 - R PCIバス上のアクセスのリトライ終了

[図2]




【図4】



【図6】





[図7]

